Smarte Halbleiterchips Sensorik, CPU und Speicher vereint in einem 3D-Chip

Anbieter zum Thema

Vogel IT-Medien GmbH

Fujitsu Technology Solutions GmbH

Fivetran Germany GmbH

MIT-Forscher haben einen Computerchip entwickelt, der Sensorik, Datenverarbeitung und Datenspeicherung vereint. Möglich wird dies durch die Verwendung einer 3D-Architektur und Nano-Technologie.

Das Moor’sche Gesetz stößt an seine Grenzen und wird die Halbleiterindustrie nachhaltig verändern. Die Rechenanforderungen zukünftiger datenintensiver Anwendungen – vom autonomen Fahren bis hin zur personalisierten Medizin – werde jedoch die Leistungsfähigkeit der aktuellen Elektronik entscheidend übertreffen.

Vereinzelte Verbesserungen der Transistoren, Datenspeicher oder integrierter Schaltungen werden alleine nicht ausreichen, um den steigenden Anforderungen gerecht zu werden. Die treibende Kraft hinter dem Fortschritt liegt nicht mehr nur in der Miniaturisierung. Es müssen radikale Ansätze ausprobiert werden; neue Technologien und Materialien sind auf dem Vormarsch.

Heute bestehen Computer aus verschiedenen, miteinander verbundenen Chips. Da Anwendungen zunehmend massive Datenmengen analysieren, bildet die begrenzte Geschwindigkeit, mit der Daten zwischen verschiedenen Chips verschoben werden können, einen kritischen Engpass. Auch der begrenzte Platz ist ein entscheidendes Thema, so soll die 3D-Integration bis 2021 die Strukturminiaturisierung nach Moore ablösen.

Forscher des MIT und der Stanford University haben nun einen neuartigen Chip vorgestellt: Das hochkomplexe System besteht aus vier übereinander gestapelten Schichten. Die unterste Lage basiert auf klassischen Silizium-Schaltkreisen, wodurch sich der Chip in herkömmliche Computer integrieren lässt. Die nächste Schicht, die zentrale Recheneinheit, besteht aus über zwei Millionen Kohlenstoffnanoröhrchen-basierten Feldeffekttransistoren (Carbon Nanotube Field Effect Transistors; kurz CNFET). Der digitalen RRAM-Speicher (Resistive Random Acces Memory), eine Art nichtflüchtiger Speicher, der durch Ändern des Widerstandes eines schwach leitfähigen Dielektrikums Informationen speichert, bildet die dritte Schicht. Auf ihr ist die letzte Lage aus CNTs (Carbon Nanotubes) aufgebracht, welche als Sensoren dienen.

Anstelle von traditionellen Verbindungstechniken, wie Interposer oder Silizium-Durchkontaktierungen, werden dicht gepackte Back-End of Line Metall-Vias verwendet, um die vertikalen Lagen für Datenverarbeitung und Speicherung mit den dreidimensional-integrierten Schaltungen zu verbinden. Das Ergebnis ist ein leistungsstarkes Nanosystem, das massive Datenmengen erfassen, diese direkt auf dem Chip speichern und die Datenflut direkt in nützliche Informationen umzuwandeln kann – und das laut Aussagen der Forscher schneller und energieeffizienter als bestehende Silizium-Technologie.

Diese 3D-Architektur wäre mit vorhandener Silizium-basierter Technologie nicht möglich, erklärt Max Schulaker, Erstautor eines kürzlich veröffentlichten Nature-Artikels. „Schaltungen sind heute zweidimensional, da der Aufbau von konventionellen Silizium-Transistoren extrem hohe Temperaturen von über 1.000 °C benötigt. Wenn dann eine zweite Schicht Silizium-Schaltkreise auf der Oberseite aufgebaut wird, würde diese hohe Temperatur die untere Schicht der Schaltkreise beschädigen.“ CNT-Schaltungen und RRAM-Speicher werden jedoch bei viel niedrigeren Temperaturen, unter 200 °C, hergestellt. So können sie in Schichten aufgebaut werden, ohne die Schaltungen darunter zu schädigen.

Das Funktionsweise der 3D-Chips haben die Wissenschaftler mit der Erkennung und Klassifizierung von Umgebungsgasen, darunter Stickstoff, Zitronensaft oder Bier, verwendet. Durch den vertikalen Schichtaufbau wurden die von den Sensoren (CNTs) gemessenen Signale parallel verarbeitet (CNFET)) und direkt gespeichert (RRAM-Speicher). So könnten die Geräte dazu verwendet werden, um Krankheiten im Atem eines Patienten festzustellen.

Momentan sind die 3D-Chips zu groß – die Grundfläche beträgt 1,7 x 2,2 cm, die einzelnen CNTFETs messen rund 1µm –, um mit herkömmlicher Silizium-Technologie konkurrieren zu können. Das Team arbeitet daran, die zugrundeliegenden Nanotechnologien zu verbessern und dabei die 3D-Computerarchitektur zu erkunden. Auch eine Zusammenarbeit mit dem in Massachusetts ansässigen Halbleiterunternehmen Analog Devices ist geplant. Samuel H. Fuller, ehemaliger CTO von Analog Devices sagt dazu: „Diese Demonstration der 3D-Integration von Sensor, Speicher und Logik ist eine außergewöhnlich innovative Entwicklung. Sie besitzt das Potenzial, die Plattform für viele revolutionäre zukünftige Anwendungen zu sein.“

Originalveröffentlichung:
Max M. Shulaker et al: Three-dimensional integration of nanotechnologies for computing and data storage on a single chip, Nature Vol. 547, doi:10.1038/nature22994

* Diesen Beitrag haben wir von unserem Partnerportal Elektronik Praxis übernommen.

(ID:44831449)